



T.C.
MİLLÎ SAVUNMA ÜNİVERSİTESİ
DENİZ ASTSUBAY MESLEK
YÜKSEKOKULU
ELEKTRONİK VE OTOMASYON BÖLÜMÜ




SAYISAL TASARIM DENEY FÖYÜ
(FLİP-FLOP KULLANARAK DEVRE TASARIMI)

İÇİNDEKİLER

Sayfa No

LABORATUVAR ÇALIŞMASI HAKKINDA DİKKAT EDİLECEK HUSUSLAR...	ii
DENEY RAPORUNUN HAZIRLANMASI.....	iii
GENEL BİLGİLER.....	iv
DENEY 1.....	1
R-S FLİP-FLOP	
DENEY 2.....	3
J-K FLİP-FLOP	
DENEY 3.....	5
D TİPİ FLİP-FLOP	
DENEY 4.....	7
MOD-3 SENKRON SAYICI	



LABORATUVAR ÇALIŞMASI HAKKINDA DİKKAT EDİLECEK HUSUSLAR

1. Deney gruplarında bulunan öğrenciler, karşılıklı yardımlaşmanın yanında ölçümlerini sıra ile alacaklar ve hesaplamalarını da ayrı ayrı yapacaklardır.
2. Laboratuvara gelmeden önce konu ile ilgili deney okunacak, gerekirse ilgili kitaplardan çalışılacaktır. Laboratuvarda bulunan öğretim görevlisi hazırlanmadığınızı anlarsa sizi laboratuvardan çıkarabilir. Deneyi telafi etme imkânı olmazsa, o deneyi yapmamış kabul edileceksiniz.
3. Laboratuvara girince alet ve cihazlara dokunmayınız. Görevlinin gelmesini bekleyerek, iznini ve tavsiyelerini aldıktan sonra sadece size tanıtılan aletleri kullanınız.
4. Deneyi kurduktan sonra kontrolünü yaptırıp ondan sonra çalışmaya başlayınız.
5. Laboratuvarda deney yaparken yüksek sesle konuşmayınız.
6. Çalışmalarınız sırasında diğer arkadaşlarınızı rahatsız etmeyiniz.
7. Deney öncesi görevli tarafından yapılan açıklamaları mutlaka dikkatlice dinleyiniz ve gerektiği şekilde uygulayınız.
8. Aletleri dikkatli ve özenli kullanınız. Aletlerde meydana gelebilecek bir hasarın maddi olarak tarafınızdan karşılanacağını unutmayınız.
9. Deneyinizi bitirdikten sonra masanızı kesinlikle temiz ve aldığınız gibi bırakınız.
10. Her deneyden sonra gelirken yapılan deneyle ilgili rapor düzenli bir şekilde tutulacak ve bir sonraki deneye hazırlanan bu rapor deneyden sorumlu öğretim elemanına kontrol ettirilecektir.

DENEY RAPORUNUN HAZIRLANMASI:

1. Hazırlayacağınız raporun ilk sayfasına (ortada olacak şekilde) deneyin adını, deneyin numarasını, adınızı, soyadınızı, numaranızı, hangi öğretimde olduğunuzu ve grubunuzu yazınız. Bu sayfaya başka herhangi bir şey yazmayınız.
2. Başlık ortalı bir şekilde yazılacak ve raporun hazırlanması işlemi aşağıdaki gibi olacaktır.
3. Deneyin adı:
4. Deneyin amacı: yaptığınız deneyde neyi hedeflediğinizi kendi cümlelerinizle yazınız.
5. Deneyin teorisi: yaptığınız deneyin teorisini değişik kaynak kitaplar kullanarak yazınız.
6. Deneyin yapılışı: öncelikle deney şemasını nasıl kurduğunuzu, kullandığınız aletleri ve ölçümleri nasıl aldığınızı yazdıktan sonra hesaplamalarınızı yapınız. Eğer çizilmesi gereken grafik varsa milimetrik kâğıt kullanarak hassas bir şekilde grafiğinizi çiziniz.
7. Sonuç, hata hesabı ve yorum: deneyin bu kısmında hesapladığınız büyüklük ile ilgili hata hesabını yaparak deneyinizi yorumlayınız.
8. Raporlar elle yazılacaktır, bilgisayar çıktısı kabul edilmeyecektir.




GENEL BİLGİLER

FLİP-FLOP DEVRELERİ

Devreye gerilim uygulandığı sürece ikili durumunu devamlı olarak koruyabilen hafıza elemanına Flip-Flop denir. Kısaca F/F olarak ifade edilir. F/F'lar çift kararlı (bistable) multivibratörlerdir. F/F'ların iki çıkışı vardır. Kararlı çalışmada çıkışlar birbirinin tamamlayıcısı şeklindedir.

R/S Flip-Flop

R = Reset, S = Set, F/F'un iki giriş isminin baş harfleridir. Programdaki R-S F/F'ta tetikleme girişi (Clock Pulse-CP) yoktur. R ve S uçları F/F'un girişleri, Q ve Q' uçları çıkışlarıdır.



Bu tip latch devresinde S=R=1 durumunun kullanılmamasının nedeni latch çıkışlarının her zaman birbirinin tümleyeni olması gerektiği ilkesine ters düşmesidir. Çünkü bu durumda her iki çıkış da aynı olmaktadır. R-S F/F'un doğruluk tablosu şu şekildedir:

GİRİŞLER		ÇIKIŞLAR	
S	R	Q	Q'
0	0	Değişme Yok	
0	1	0	1
1	0	1	0
1	1	YASAK (Belirsiz)	

D Tipi Flip-Flop

Adı data, bilgiden gelmektedir. Programdaki bu F/F pozitif kenar (yükselen) tetiklemelidir. Tetikleme palsi uygulandığında D girişindeki sinyal Q çıkışına aktarılır.

D tipi F/F'un lojik şemasının tetiklemeli R-S F/F'tan tek farkı R girişinde tersleyici bulunmasıdır. Bu türlü devreler D tipi latch olarak adlandırılırlar. Doğruluk tablosundan da anlaşılacağı gibi Q çıkışı D girişindeki veriyi takip etmektedir.

D tipi F/F'lar kaymalı kaydedicilerde kullanılır.

DENEY 1

1. R-S FLİP-FLOP


1.1. Amaç:

- Temel hafıza F/F'lardan R-S F/F'u öğrenmek
- Lojik tasarım problemlerinin çözümü için gerekli teknikleri öğrenmek
- R-S F/F lojik esaslarını ve bunların uygulamalarını öğrenmektir.

1.2. Deney Malzemeleri:


- [1] 7400 2 girişli NAND kapı entegresi
- [1] Clock pals üretici
- [1] 5V DC regüleli güç kaynağı
- [3] Lojik anahtar
- [2] LED ve 150Ω'luk direnç

1.3. Teorik Bilgi:



R-S F/F'ta R=reset, S=set anlamındadır. Bu devrenin üç girişi vardır: S, R, CP. CP girişi kutu içinde yazılmamıştır. Üçgen işareti CP'yi gösterir. F/F çıkışları Q ve Q' dir.

1.4. Devre Şeması ve İşlem Basamakları:



Şekil 1: Tetiklemeli R-S F/F

- 1) Lojik devreyi Şekil 1'deki gibi bağlayınız.
- 2) Q ve Q' çıkışlarına 150Ω'luk dirençlerle beraber led bağlayınız.
- 3) S ve R giriş durumlarını mümkün olan her ihtimal için deneyin. Q ve Q' çıkışlarının durumlarını belirleyiniz.

4) Hazırladığınız tabloyu inceleyerek R-S F/F'un doğruluk tablosu ile karşılaştırınız.

1.5. Sorular

1) Senkronizasyonsuz R-S F/F'u NAND kapılar ile çizerek, doğruluk tablosunu hazırlayınız.

2) Senkronizasyonsuz R-S F/F'u NOR kapılar ile çizerek, doğruluk tablosunu hazırlayınız.



DENEY 2

2. J-K FLİP-FLOP

2.1. Amaç:

- R-S F/F ile arasındaki farkı öğrenmek
- J-K F/F karakteristiğini öğrenmek


2.2. Deney Malzemeleri:

- [1] 7476 J-K F/F entegresi
- [1] Clock puls üretici
- [1] 5V DC regüleli güç kaynağı
- [5] Lojik anahtar
- [2] LED ve 150Ω'luk direnç

2.3. Teorik Bilgi:

R-S F/F'ta görülen belirsiz durum yani F/F'un kararsız çalışması, J-K F/F'ta görülmez. R-S F/F'un gelişmiş bir türüdür. Çalışma prensibi R-S F/F'ta olduğu gibi, J harfi Set'e, K harfi Reset'e karşılık gelir. J=K=0 durumunda F/F çıkışı, durumunu muhafaza eder (Bir önceki durumun aynısı). J=K=1 durumunda F/F çıkışı bir önceki durumun tersidir. Diğer giriş kombinasyonlarında çıkışı J izler.

2.4. Devre Şeması ve İşlem Basamakları:



Şekil 2: J-K F/F uygulaması

- 1) Şekil 2'deki devreyi kurunuz.
- 2) Entegrenin +VCC ve GND uçlarına bağlayınız.

3) CLK=1 iken girişleri değiştirilmemelidir.

CLK girişi, önce PRESET, CLEAR, J ve K değerlerini oluşturduktan sonra verilmelidir.

4) Tablo 1'deki değerleri oluşturarak Q çıkışlarını doldurunuz.

Preset	J	K	CLK	Q
0	0	0	0	
1	0	0	1	
1	0	0	0	
1	1	0	0	
1	1	0	1	
1	1	0	0	
1	0	0	0	
1	1	0	0	
1	1	1	0	
1	1	1	1	

Tablo 1: Doğruluk Tablosu

2.5. Sorular

- 1) Tablo 1 genel olarak incelendiğinde J-K F/F'un doğruluk tablosuna uyuyor mu?
- 2) J-K F/F'un karakteristik denklemi nedir?

DENEY 3

3. D TİPİ FLİP-FLOP

3.1. Amaç:

- D tipi F/F'un çalışma prensibini öğrenmek


3.2. Deney Malzemeleri:

- [1] 7474 D F/F entegresi
- [1] Clock pils üretici
- [1] 5V DC regüleli güç kaynağı
- [3] Lojik anahtar
- [2] LED ve 150Ω'luk direnç

3.3. Teorik Bilgi:

Bu F/F, bilgiyi F/F'a uygulayan D (bilgi, data) girişi olarak bilinen bir girişe sahiptir. CP mevcut iken $D=0 \Rightarrow Q=0$, $D=1 \Rightarrow Q=1$ doğruluk tablosuna sahiptir.

3.4. Devre Şeması ve İşlem Basamakları:



Şekil 3: IC 7474 ile D tipi F/F Uygulaması


D	CLK	PRESET	CLR	Q
1	0	1	1	
1	1	1	1	
0	1	1	1	
0	0	1	1	
0	1	1	1	
0	0	1	1	
0	0	0	1	
0	1	0	1	
0	1	1	0	
1	0	1	0	
1	1	1	0	

Tablo 2: Doğruluk Tablosu

- 1) Şekil 3'teki devreyi kurunuz.
- 2) PRESET=0 olduğunda Q=1, CLEAR=0 olduğunda Q=0 oluyor mu?
- 3) Tablo 2'deki Q çıkışı doldurunuz.
- 4) Tablo 2'yi doldururken D girişini CLK girişinden önce değiştirmelisiniz. Devreyi çalıştırdıktan sonra CLR anahtarını 0'a getirip F/F'u siliniz. Sonra tekrar 1'e getiriniz.

3.5. Sorular

- 1) D tipi F/F nerelerde kullanılır?
- 2) Tablo 2'yi genel olarak incelediğinizde D tipi F/F'un doğruluk tablosuna uyuyor mu?
- 3) Aşağıdaki zamanlama diyagramında 7474 entegresinin Q çıkışını tamamlayınız



7474 Q
Çıkışı

DENEY 4

4. MOD-3 SENKRON SAYICI

4.1. Amaç:

- Flip-Flop kullanarak sayıcı devrelerini kurmaktır.

4.2. Deneysel Malzemeleri:

- [1] 7473 2 girişli J-K F/F entegresi
- [1] Clock pals üretici
- [1] 5V DC regüleli güç kaynağı
- [2] LED ve 150Ω'lık direnç


4.3. Teorik Bilgi:

7473 Entegresi içinde 2 adet J-K F/F bulunmaktadır. Bu F/F'lar negatif kenar tetiklemelidir. Reset ve Clear olarak belirtilen entegrenin 2 ve 6 nolu bacaklarına pasif durumda +5V uygulanmış. Bu pinlere lojik 0 uygulandığı anda F/F'lar reset edilecektir. Entegrede 1CLK, 1CLR, 1J, 1K, 1Q ve 1Q' parametreleri 1'inci F/F'a, 2 ile başlayan parametreler ise 2'nci JK F/F'a aittir.

4.4. Devre Şeması ve İşlem Basamakları:

Daha önce sayıcılar konusunda izah edildiği üzere mod 3 yani 0-1-2 ring sayıcısını elde edebilmek için yapılan tasarımda;

$$J_A = Q_B \quad J_B = Q_A \quad K_A = 1 \quad K_B = 1 \text{ olarak bulunmuştur.}$$



Şekil 4: Mod-3 Senkron Sayıcı Devre.

1) Şekil 4'teki devreyi kurunuz.

4.5. Sorular

1) MOD-10 senkron sayıcı devre tasarımı yapınız.

Deney Raporu:

Adı ve Soyadı:	_____
Bölüm:	_____
Öğrenci No:	_____
Tarih:	_____

